Architetture dei Calcolatori
Corso di Laurea in Ingegneria Informatica e Automatica
Anno accademico 2016/2017
6 crediti
Docenti Prof. Bruno Ciciani
Tutor Dr. Alessandro Pellegrini
Avvisi
- Appello del 19/07/2017. Le verbalizzazioni si terranno durante l'orario di ricevimento. RISULTATI.
- Appello del 21/06/2017. Le verbalizzazioni si terranno durante l'orario di ricevimento. RISULTATI.
- Appello del 07/04/2017. Le verbalizzazioni si terranno durante l'orario di ricevimento. RISULTATI.
- Appello del 16/02/2017. Le verbalizzazioni si terranno durante l'orario di ricevimento. RISULTATI.
- Appello del 09/01/2017. Le verbalizzazioni si terranno durante l'orario di ricevimento. RISULTATI.
- L'esonero si terrà il giorno 25/11/2016 alle ore 15.45 - RISULTATI.
- Le lezioni inizieranno il 3 ottobre 2016
- Orario delle lezioni:
- Lunedì: 15:45 - 17:15, aula 110 edificio ex Poste, Scalo di San Lorenzo
- Lunedì: 17:30 - 19:00, aula 110 edificio ex Poste, Scalo di San Lorenzo
- Venerdì: 10:15 - 11:45, aula 110 edificio ex Poste, Scalo di San Lorenzo
Regole per l'esame:
- È previsto un esonero durante l'erogazione del corso.
- Possono sostenere l'esame tutti gli studenti del corso indipendentemente dal superamento dell'esonero.
- L'esame consiste di due prove, una progettuale ed una teorica. Per superare l'esame si deve conseguire almeno 9/15 in ognuna delle due prove.
- Chi vuole utilizzare il voto dell'esonero, deve rispondere soltanto alle ultime due domande della parte teorica. Il voto conseguito sarà sommato a quello dell'esonero.
- È possibile conservare il voto ottenuto in una prova per l'appello successivo, purché il voto in questa prova sia di almeno 11/15 e nell'altra prova lo studente abbia conseguito almeno 6/15.
- Il voto dell'esonero può essere utilizzato soltanto per un appello, fino alla sessione di settembre (compresa). Oltre quella sessione lo studente dovrà comunque sostenere l'esame completo.
Programma del corso - download
- Sistemi numerici (riepilogo) e codici
- Algebra di commutazione
- Elementi di reti combinatorie
- Elementi di reti sequenziali
- Organizzazione e programmazione del processore z64
- Interfaccia tra processore e periferiche
- Gestione della memoria
- Architetture pipeline di processori di tipo RISC
- Architetture pipeline di processori di tipo CISC
Testi consigliati
- Ciciani, Pellegrini: Computing Architectures. Disponibile online (consultare la sezione "Dispense")
- Ciciani, Pellegrini: Dispense del corso.
- Patterson, Hennessy, Computer Organization and Design: the hardware/software interface, 4th edition, Elsevier - oppure - Struttura, organizzazione e progetto dei calcolatori, Zanichelli (con CD-ROM)
Testi integrativi - disponibili presso la biblioteca del dipartimento
- Ciciani, Cioffi: Reti Sequenziali. McGraw Hill
- Cioffi: Reti Combinatorie. Siderea
Lucidi delle lezioni
Attualmente sono disponibili soltanto i lucidi della prima parte del corso. I lucidi mancanti verrano inseriti durante lo svolgimento del corso.
Materiale delle esercitazioni
- Esercitazione sulle rappresentazioni numeriche - download
- Introduzione all'Architettura Hardware e Programmazione Software - download
- Dalle istruzioni alle microoperazioni - download
- Programmazione assembly - download
- Esercizi sulla programmazione assembly - download
- Progettazione di periferiche e programmazione di driver - download
- Esercizi sulla progettazione di periferiche e programmazione di driver (tracce d'esame) - download
Dispense del corso
Attualmente sono disponibili soltanto le dispense della prima parte del corso. Le dispense mancanti verrano inseriti durante lo svolgimento del corso.
Software didattico
|
